Beredar kabar bahwa prosesor M5 Pro dan M5 Max mendatang akan dirancang dengan arsitektur yang berbeda dibandingkan M5, kemungkinan untuk meningkatkan skalabilitas. Prosesor ini diperkirakan akan debut dalam gelombang berikutnya MacBook Pro.
Perubahan arsitektur ini berarti akan lebih mudah dan efisien untuk meningkatkan kecepatan chip, sekaligus mengurangi panas yang dihasilkan dan mungkin sedikit memperpanjang daya tahan baterai. Untuk mencapai hal ini, katanya Apple telah beralih dari tata letak system-on-chip TSMC yang digunakan M5 ke varian kustom dari tata letak system-on-integrated-chip TSMC, yaitu molding-horizontal, yang disebut SoIC-MH.
Apa yang Berubah?
Dengan arsitektur SoC yang digunakan Apple untuk M5-nya, semua komponen kecuali memori diproduksi secara utuh pada sebuah die tunggal, yang kemudian terhubung ke memori sistem. Perusahaan pada dasarnya melakukan scaling ke chip Pro, Max, dan Ultra dengan menggabungkan beberapa die.
Itulah sebabnya, misalnya, jumlah inti GPU pada chip Max dan Ultra umumnya dua kali lipat dari versi yang lebih rendah. Namun, cara scaling performa seperti itu selalu terasa kurang efisien dan fleksibel.
Fabrikasi SoIC TSMC membuat die terpisah (atau chiplet) untuk kelompok operasional tertentu, yang kemudian dihubungkan melalui koneksi berkecepatan tinggi yang sangat kecil menjadi satu paket dan digabungkan dengan memori untuk chip akhir.
Dalam kasus Apple, ekspektasinya adalah mereka akan memindahkan GPU ke chiplet-nya sendiri untuk memudahkan peningkatan performanya secara independen dari CPU. Hal ini penting karena permintaan untuk tenaga pemrosesan tensor (untuk AI) dan grafis berkembang pesat, sementara kebutuhan akan CPU berdaya tinggi saat ini jauh lebih sedikit.
SoIC umumnya memiliki chiplet yang ditumpuk, yang memungkinkan interkoneksi terkecil dan tercepat. Namun Apple mungkin menggunakan tata letak SoIC-MH kustom, di mana chiplet diletakkan di samping die utama alih-alih ditumpuk.
Langkah yang Berpotensi Kritis
Tanpa informasi yang solid, sulit memprediksi seberapa besar efek perubahan ini pada performa.
Misalnya, Apple mungkin saja memasukkan lebih sedikit inti GPU dalam beberapa konfigurasi sistem, meski saya sangat ragu mereka ingin mengurangi performa. Selain itu, tata letak baru ini bisa mengubah pilihan jumlah inti CPU Apple, tergantung apa yang ingin Apple lakukan dengan ruang yang terbuka pada die, atau jika perusahaan memilih untuk sekadar mengecilkan die-nya.
Tapi ketika Apple mengumumkan M1 Ultra untuk Mac Pro, pikiran pertama saya saat melihatnya hanya menggunakan grafis terintegrasi adalah bahwa ini bukan strategi arsitektur chip jangka panjang yang baik.
Dari setiap generasi, saya menunggu momen perubahan: Seri M masih belum mendukung kartu grafis diskrit, hanya GPU terintegrasi chip, yang berarti perusahaan butuh cara lebih baik untuk meningkatkan daya GPU on-chip dari waktu ke waktu. Apple menjawab kebutuhan pemrosesan tensor AI di M5 dengan menambahkan akselerator neural ke setiap inti GPU, namun pendekatan satu-akselerator-per-inti juga merupakan jalan yang lambat.
Saya tidak tahu apakah chiplet GPU adalah solusi terbaik untuk masalah ini, tapi mudah-mudahan ini memungkinkan Apple memasukkan sebanyak mungkin inti ke dalam GPU, tanpa terkendala oleh ruang tetap yang tersedia di die. Pada gilirannya, ini mungkin memungkinkan Apple menawarkan, misalnya, MacBook Pro 14 inci yang benar-benar bisa bersaing dalam menangani beban kerja *machine learning* yang besar.
Jika Apple benar-benar menerapkan arsitektur jenis ini, maka kita pasti akan melihat sistem M5 Pro dan Max pada Worldwide Developers Conference, konferensi pengembang tahunan perusahaan, karena Apple perlu membangkitkan antusiasme pengembang untuk gaming (lagi) dan AI (lagi).
Dan mengingat tekanan pada harga laptop akibat kelangkaan memori yang parah (di antara kendala lainnya), kemampuan menawarkan opsi chip dengan performa GPU dan CPU yang terpisah seperti ini dapat membantu mengendalikan biaya—atau setidaknya memudahkan Anda mengelola pilihan dalam anggaran dari opsi konfigurasi yang lebih granular.